用于存储器器件的页缓冲器中的数据读取的时钟信号返回方案
摘要:
在某些方面中,一种电路包括:包括多个部分的页缓冲器、耦合到页缓冲器的多个部分的时钟路径、以及耦合到页缓冲器的时钟电平设置模块。部分中的每一个被配置为顺序地接收时钟信号,并且响应于接收到对应的时钟信号而顺序地返回时钟返回信号。时钟路径被配置为合并多个时钟返回信号。时钟电平设置模块被配置为基于多个时钟信号中的第一时钟信号中的周期的数量来设置多个时钟返回信号中的第一时钟返回信号的起始电平。第一时钟返回信号对应于第一时钟信号。
0/0