本发明提供了一种千兆以太网流量控制装置，包括：PHY芯片和FPGA，FPGA被配置为包括如下模块：eth MAC IP核，用于与所述PHY芯片通信，接收PHY芯片数据和时钟数据，并负责向PHY芯片发送数据；MAC_CONTROL模块，用于配置eth MAC IP核在寄存器控制和axi_lite控制两种模式之间进行切换；UDP_STACK模块，用于将接收到的以太网帧包照通信协议进行解析或者发送，对不同的通信协议进行不同的处理,最终得到UDP数据；RX_FIFO模块，用于将eth MACIP核接收到的RX数据转换到本地时钟域并调整数据握手协议；TX_FIFO模块，用于输出数据前持续缓存AXI_STREAM接口输入的数据直至tlast信号拉高，在AXI_STREAM输出端口向外输出；TX2MAC模块，用于将RX_FIFO模块和TX_FIFO模块中的数据转换为符合MACIP核的数据格式类型。