本申请公开了一种3d堆叠芯片的键合键布设结构，包括上下位置堆叠设置的SPAD芯片和逻辑芯片，SPAD芯片包括多个SPAD单元，每个SPAD单元中对应布设多个第一键合键，逻辑芯片包括与SPAD单元数量相同的淬灭复位电路单元，淬灭复位电路单元的面积小于SPAD单元的面积，每个淬灭复位电路单元中对应布设至少一个第二键合键，每个淬灭复位电路单元通过至少一个第二键合键与对应的SPAD单元的至少一个第一键合键电连接，其中，用于电连接的第一键合键为有效第一键合键，用于电连接的第二键合键为有效第二键合键。该结构的改进能够使得光子感测芯片的芯片面积利用率更高，光子感测芯片面积变小。