发明授权
- 专利标题: 半导体器件及其制作方法
-
申请号: CN202111482363.X申请日: 2021-12-07
-
公开(公告)号: CN113889537B公开(公告)日: 2022-03-04
- 发明人: 赵东艳 , 陈燕宁 , 王于波 , 付振 , 邵瑾 , 曹艳荣 , 刘芳 , 钟明琛 , 张宏涛 , 张龙涛 , 任晨 , 王敏 , 马毛旦 , 张鹏
- 申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
- 申请人地址: 北京市昌平区双营西路79号院中科云谷园11号楼一层; ; ;
- 专利权人: 北京芯可鉴科技有限公司,北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,西安电子科技大学
- 当前专利权人: 北京芯可鉴科技有限公司,北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,西安电子科技大学
- 当前专利权人地址: 北京市昌平区双营西路79号院中科云谷园11号楼一层; ; ;
- 代理机构: 北京润平知识产权代理有限公司
- 代理商 李红
- 主分类号: H01L29/78
- IPC分类号: H01L29/78 ; H01L21/336 ; H01L21/762
摘要:
本发明涉及半导体技术领域,提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极,还包括:浅槽隔离结构,所述浅槽隔离结构包括第一隔离部和第二隔离部,所述第二隔离部与所述第一隔离部契合;所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部,通过第二隔离部将寄生沟道延伸至浅槽隔离区域内,减缓或阻断寄生沟道内电荷的流动,减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
公开/授权文献
- CN113889537A 半导体器件及其制作方法 公开/授权日:2022-01-04