一种采样锁相环电路、方法、时钟发生器及电子设备，电路包括控制模块，用于获取所述采样锁相环电路输出的反馈时钟信号，根据所述反馈时钟信号输出反馈信号，并控制所述反馈信号与一恒定的量之间满足预设关系；采样锁相模块，与所述控制模块连接，用于根据参考时钟信号将满足所述预设关系的反馈信号进行相位锁定。通过控制模块控制采样锁相环电路输出的反馈信号与恒定的量满足预设关系，使得采样锁相环电路的带宽保持基本恒定并且不随环境PVT的变化而变化，从而降低了环境变化对SPLL的环路带宽的影响，有效提高了SPLL的稳定性和环境适应性，提高了SPLL的相位噪声和抖动性能。