本发明涉及一种基于负反馈改善伪静态回路的动态D触发器。传统的动态D触发器利用了电荷存储数据信息，导致在低频时钟下电荷会通过电阻放电导致数据丢失。传统的优化是加入一个小尺寸反相器给电容进行充放电来保持数据稳定。但是两级反相器级联构成了一个正反馈的寄存器结构，在数据改变时，需要更强的写入能力或者更长的写入时间。本发明提出的结构通过时序控制，在数据写入的时候，伪静态回路与主路断开，并通过负反馈预先的进行自放电或自充电，降低数据的传输延时。而在数据保持时，伪静态回路连接主路保持数据稳定。本发明在不影响动态D触发器的高频特性外，保证了低频数据的稳定性。