本发明涉及一种半导体器件制备方法，对鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片，刻蚀掉的空间内沉积掺杂的内侧墙绝缘介质层，并进行退火，使得掺杂的内侧墙绝缘介质层的离子扩散至第二半导体形成的纳米片中，从而与源漏区接触区域形成SDE掺杂区。本发明通过生长掺杂的内侧墙绝缘介质层，然后在外延和源漏退火之后通过四周的掺杂扩散形成陡峭、分布均匀且横向结深精确可控的SDE区，由此有效控制有效沟长、避免复杂的原位掺杂外延或离子注入工艺。