本申请涉及一种电力专用时钟分路复用电路，包括：时钟发生电路、时钟缓冲电路、电网芯片、至少一个端口物理层PHY芯片；电网芯片上集成有至少两个介质访问控制器MAC；时钟发生电路与时钟缓冲电路连接，时钟缓冲电路的第一输出端与电网芯片的第一时钟引脚连接，第一时钟引脚分别与各MAC连接，时钟缓冲电路的第二输出端分别与各PHY芯片的第二时钟引脚连接；时钟发生电路生成时钟信号；时钟缓冲电路生成第一同源时钟信号和第二同源时钟信号，并将第一同源时钟信号传输至电网芯片的第一时钟引脚，将第二同源时钟信号分别传输至各PHY芯片的第二时钟引脚。该电力专用时钟分路复用电路减少了以太网接口电路的引脚布线的数量。