本申请涉及数据存储技术领域，公开一种存储器。该存储器包括存储阵列、列线选择电路和行线选择电路，该存储器在读取当前存储单元时，通过列线选择电路选通当前存储单元对应的当前列线，通过行线选择电路选通当前存储单元对应的当前行选择线和当前行控制线，同时还提前选通了下一时刻读取的存储单元的下一行控制线。这样，在当前存储单元被读取的同时，选通了下一行控制线，当读取下一存储单元时，由于下一行控制线被提前选通，只需选通下一存储单元对应的行选择线即可实现下一存储单元的读取，节省了行控制线的建立和选通时间，有效提升了存储器的读取速度。