本公开涉及一种符号同步电路及接收机，所述电路包括：差分鉴相模块，用于得到频偏信号；直流分量去除模块，用于去除所述频偏信号中的直流分量；内插模块，用于得到内插处理信号；定时误差检测模块，用于确定定时误差信息；环路滤波模块，用于对所述定时误差信息进行滤波；数控振荡模块，用于对滤波后的定时误差信息进行累加处理，以得到对应的插值系数；所述内插模块还用于，根据所述插值系数对内插处理的采样时钟进行调整，以实现符号时钟的同步。本公开实施例可以快速、准确地实现符号时钟的同步，使得接收机可以正确接收、解调得到发送端发送的数据，提高接收机解调的性能，并提高数据通信的准确性、高效性。