本发明公开了一种基于FPGA的多通道信道化方法，包括以下步骤：获取输入数据，将所述输入数据分为a路第一数据，每一路第一数据乘以预设的jm系数，然后经过滤波器，再乘以预设的ejm系数，最后进行并行快速傅里叶变换，得到a路的第二数据；对于每路第二数据，根据预设的子信道第一中心频率将该路第二数据分为a路的第三数据，并根据预设的子信道第二中心频率将该路第二数据分为a路的第四数据，选取目标数量第三数据和对应的第四数据，每一路被选取第三数据和第四数据均乘以预设的jm系数，然后经过滤波器，再乘以预设的ejm系数，最后进行并行快速傅里叶变换，得到a路的第五数据。本发明能够有效的减小FPGA的资源消耗并减少数据缓存、顺序调整问题。