本申请公开了一种时钟架构及处理模组，涉及时钟控制领域，时钟架构包括一层或多层时钟模块层，每层时钟模块层包括一个或多个时钟模块；每个时钟模块包括本地时钟发生器、选择开关电路、多个时钟缓冲电路；选择开关电路的第一输入端接收本地时钟，第二输入端接收外来下发时钟，选择开关电路的使能端用于接收使能信号；选择开关电路，用于根据使能信号输出本地时钟或输出外来下发时钟。本申请公开了一种时钟架构，每个时钟模块中选择开关电路可选择本地时钟或外来下发时钟作为输出时钟，从而应用该时钟架构的处理模组的时钟调控更为灵活，该时钟架构可扩展、时钟可选的特性为处理模组准确运行提高提供了可靠基础。