在按照本发明的信号处理器中，如图1所示，对于每个预定块单元，在与高速缓冲存储器16中按顺序存储数据操作的同时，差错改正块152对已接受预定信号处理的数据完成差错改正。然后，解扰/差错检测块153对每个预定块单元的数据完成差错检测，该数据存储在缓冲存储器14中。基于差错检测和差错改正的结果，当数据中存在一些差错时，存储在缓冲存储器14中带差错的数据被读出，再次接受差错改正。当没有差错时，不再进行差错改正，存储在缓冲存储器14中的一块数据发射到主计算机13。