本申请提供了一种半导体器件及其制备方法，该器件包括：第二部分衬底；位于第二部分衬底一侧的空洞层；位于空洞层远离第二部分衬底一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请通过设置空洞层，能够避免底部寄生沟道效应的影响，从而降低泄露电流和栅极电容的影响，能够进一步增加器件的电学性能。能很好的解决堆叠纳米片中自热效应带来的影响。有效的降低了漏致势垒降低效应，提高了亚阈值斜率、开关比等参数。