本申请涉及半导体技术领域，公开了一种具有高UIS能力的碳化硅MOSFET器件及其制造方法，包括：N+衬底；外延生长形成于N+衬底顶层的N型漂移区，N型漂移区的顶层设有对称排列的P型基区，以及位于P型基区之间的N型电流扩展区，P型基区内设有阶梯沟槽，阶梯沟槽上匹配有阶梯功能区；阶梯沟槽包括位于P型基区顶层的宽阶梯沟槽以及位于宽阶梯沟槽底层的窄阶梯沟槽，阶梯功能区包括位于宽阶梯沟槽一侧的第一阶梯P+区、位于窄阶梯沟槽一侧的第二阶梯P+区以及位于窄阶梯沟槽底层的第三阶梯P+区，其中，第三阶梯P+区凸出于P型基区的底层，P型基区内还设有N+源区，第一阶梯P+区位于宽阶梯沟槽与N+源区之间。本申请提高了碳化硅MOSFET器件的UIS能力。