本申请涉及一种基于低延迟互联网通信系统的芯片。芯片包括采用低延迟互联网通信系统的若干节点；节点包括GMAC单元，以及均连接GMAC单元的处理器单元、MC单元和NIC单元；其中，GMAC单元被配置为响应于接收到来自本地节点或外部节点的处理器单元的访问请求，将访问请求传输给MC单元或NIC单元；节点还包括全局同步单元，全局同步单元分别连接处理器单元和NIC单元；全局同步单元被配置为响应于接收到同步请求，将同步请求传输给相应的处理器单元，本地节点或外部节点的处理器单元基于接收到的同步请求调整计算进程，以与各节点执行同步操作。本申请通过为芯片中的各个节点配置全局同步单元，保证各节点之间的计算进程同步，提升并行计算的正确性和稳定性。