发明公开
- 专利标题: 芯片堆叠结构及其制备方法、芯片堆叠封装、电子设备
-
申请号: CN202180090616.0申请日: 2021-01-26
-
公开(公告)号: CN116724389A公开(公告)日: 2023-09-08
- 发明人: 高山 , 朱继锋 , 雷电
- 申请人: 华为技术有限公司
- 申请人地址: 广东省深圳市龙岗区坂田华为总部办公楼
- 专利权人: 华为技术有限公司
- 当前专利权人: 华为技术有限公司
- 当前专利权人地址: 广东省深圳市龙岗区坂田华为总部办公楼
- 代理机构: 北京中博世达专利商标代理有限公司
- 代理商 刘茹
- 国际申请: PCT/CN2021/073836 2021.01.26
- 国际公布: WO2022/160102 ZH 2022.08.04
- 进入国家日期: 2023-07-14
- 主分类号: H01L21/768
- IPC分类号: H01L21/768
摘要:
本申请实施例提供一种芯片堆叠结构及其制备方法、芯片堆叠封装、电子设备,涉及电子产品半导体技术领域。用于提高芯片堆叠结构所支持的带宽。该芯片堆叠结构包括:第一芯片和与第一芯片堆叠的第二芯片、第一重布线层、第二重布线层、第三重布线层、第一导电通道和第二导电通道;第二芯片的有源面朝向第一芯片的有源面,或者,第二芯片的有源面朝向第一芯片的无源面;第一重布线层设置于第一芯片的朝向第二芯片的面上;第二重布线层设置于第二芯片的无源面,第三重布线层设置于第二芯片的有源面;第一导电通道穿过第二芯片和第三重布线层,连接第一重布线层和第二重布线层;第二导电通道穿过第二芯片,连接第二重布线层和第三重布线层。
IPC分类: