本公开提供了一种存储芯片、存储芯片的地址写入方法和测试方法，涉及存储器技术领域。其中，存储芯片包括：地址PIN，所述多个地址PIN中的一个被配置为在一个时钟周期内复用，以接收两位地址信息；双边采样电路，与所述地址PIN电连接，所述双边采样电路被配置为在一个所述时钟周期内触发两次地址采样操作，以采集所述两位地址信息。通过本公开的技术方案，能够在不改变地址写入时序的前提下减少存储芯片上地址PIN的布设数量，由于地址PIN的减小，一方面，有利于芯片制程的优化，同时简化布线复杂度，另一方面，测试时存储芯片所占用的探针数量也随之减少，进而有利于提高测试设备并行CP测试的能力。