本发明提供了一种三维存储器阵列架构及其制备方法，属于微纳电子学技术领域。本发明提出的三维1T1R阵列中，每条源线SL由串联的一列晶体管组成，对应有一条字线WL连接到这一列晶体管的栅极，控制这一列晶体管的开关状态。本发明阵列工作时，被访问的器件所在一列晶体管开启，其余列的晶体管关闭；器件所在的SL和位线BL施加相应访问或操作电压，非选通的BL和SL电压保持一致，可以访问到阵列中的任意一个器件。相应的，同时选通多条BL或同时选通多条SL来实现并行访问。采用本发明可以将1T1R阵列的存储密度提升到和目前3D‑Nand Flash存储器相当的程度，远超过目前的1T1R阵列密度。