一种处理装置包括通用并行处理引擎，该通用并行处理引擎包括：多个处理元件的集合，包括单精度浮点单元、双精度浮点单元和整数单元；矩阵加速器，包括一个或多个脉动阵列；第一寄存器堆，与第一读取控制电路耦合，其中，第一读取控制电路与多个处理元件的集合和矩阵加速器耦合，以对来自多个处理元件的集合和矩阵加速器的对第一寄存器堆的读取请求进行仲裁；以及第二寄存器堆，与第二读取控制电路耦合，其中，第二读取控制电路与矩阵加速器耦合，以对来自矩阵加速器的对第二寄存器堆的读取请求进行仲裁并限制多个处理元件的集合对第二寄存器堆的访问。