- 专利标题: 一种总线模块信号采集控制方法、装置、设备及存储介质
-
申请号: CN202410567038.0申请日: 2024-05-09
-
公开(公告)号: CN118158023B公开(公告)日: 2024-07-05
- 发明人: 龙文强 , 陈裕 , 刘剑平
- 申请人: 深圳三铭电气有限公司
- 申请人地址: 广东省深圳市宝安区福海街道稔田社区大洋路99-7号401
- 专利权人: 深圳三铭电气有限公司
- 当前专利权人: 深圳三铭电气有限公司
- 当前专利权人地址: 广东省深圳市宝安区福海街道稔田社区大洋路99-7号401
- 主分类号: H04L12/40
- IPC分类号: H04L12/40 ; H04J3/06
摘要:
本发明公开了一种总线模块信号采集控制方法、装置、设备及存储介质。本发明通过控制总线模块产生基准触发信号;依据基准触发信号和多个传感器的工作频率产生控制对应多个传感器工作的触发信号;依据触发信号触发对应的多个传感器工作,获取多个传感器对应触发时刻的时间戳;依据时间戳确定多个传感器的触发延时时间;依据触发延时时间分别对多个传感器进行延时补偿;分别对多个传感器对应的时间戳进行标记;依据时间戳标记结果对多个传感器的采集数据对应进行拼接处理后,将采集数据传输至主机控制系统。本发明能够实现总线模块数据采集功能中信号触发的一致性,且能够对多个传感器设备的采集数据进行集中处理,从而保证对输出负载的可靠控制。
公开/授权文献
- CN118158023A 一种总线模块信号采集控制方法、装置、设备及存储介质 公开/授权日:2024-06-07