本申请涉及一种晶体管阵列的漏电测试结构及其生成方法和存储介质，其中，该方法包括：获取晶体管阵列；在晶体管阵列的每行晶体管上，铺设三根横向金属线，三根横向金属线分别通过连接孔与同一行的晶体管的栅极、源极和漏极连接；将相邻两行连接晶体管相同电极的横向金属线通过纵向金属线连接，并交替在晶体管阵列的两侧铺设纵向金属线，生成蛇形走线的三根金属绕线；将三根金属绕线分别作为漏电测试结构的栅极、源极和漏极；将晶体管阵列的衬底，通过连接孔和第一金属线接出作为漏电测试结构的体极；获得漏电测试结构的栅极、源极、漏极和体极，完成漏电测试结构的生成。通过本申请，实现了整个测试结构是第一层金属可测的。