本申请公开基于阵列结构的融合缓冲架构，涉及缓冲器领域，包括缓冲阵列以及与缓冲阵列通过信号线连接的指令模块；指令模块中缓存有编译完成的指令数据，根据时序向缓冲阵列发送指令流；缓冲阵列中包含M行结构相同的缓冲块，相邻行缓冲块之间通过单向指令信号线依次级联，将指令模块送入的指令流根据时序向M行缓冲块逐行传递；M行缓冲块分别设置有数据输入端和数据输出端，分别接收外部数据输入，根据传递到本行的指令数据执行缓存和输出任务。使用sram的阵列单元，采用流水寄存器代替传统总线设计，采用多指令槽控制数据读写传输，实现了与设计规模无关的全局统一管理和存取的缓冲架构，降低了电路设计难度，提升了数据缓存和读写效率。