本申请提供一种存储电路的验证方法及计算设备，包括：获取当前芯片的第一寄存器传输级模型及储存信息，构建数学模型标识地址映射关系，计算所述存储电路访问的不同地址分布的概率；根据所述不同地址分布的概率，例化多套用于芯片存储电路的第二寄存器传输级模型，每套所述第二寄存器传输级模型分别固定使用不同的地址分布的模式；对所述存储电路创建不包括地址变换逻辑的内存模型，并将所述内存模型连接到待验证的寄存器传输级的地址和数据端口上；将所述第一寄存器传输级模型和多套所述第二寄存器传输级模型以及所述内存模型的存储读取结果均进行对比。根据本申请的技术方案能够在验证地址变换的功能正确性的同时提升验证效率和验证完备性，提升验证效率。