本发明属于集成电路的技术领域，具体涉及一种插入多级时钟门控的集成电路设计功耗优化方法及装置。其方法包括：获取网表中所有的寄存器并记录驱动寄存器的时钟信号和使能信号；对网表中由相同时钟信号驱动的寄存器进行分组形成若干第一寄存器组；基于触发方式对第一寄存器组进行再分组形成若干第二寄存器组；基于公共使能信号对第二寄存器组进行再分组形成若干第三寄存器组；从所有第三寄存器组中筛选出由公共使能信号驱动的寄存器数目最多的第三寄存器组并在其前插入一级时钟门控器件；再从剩余第三寄存器组中重复筛选并插入多级时钟门控器件，直至剩余第三寄存器组中无公共使能信号驱动多个寄存器为止。本发明大大降低了电路的功耗损失。