本发明涉及一种实现FPGA程序定期自检和自修复的方法，属于航空、航天及核电领域中的FPGA高可靠性设计技术领域。本发明在FPGA、MCU和FPGA外部程序存储器之间增加半导体总线切换开关，默认由MCU控制半导体总线切换开关的切换选通使能；将FPGA外部程序存储器按地址分为上下两个区，分别存储同样的FPGA程序；每次设备加电启动时默认FPGA外部程序存储器与FPGA联通，用于加载FPGA程序；定期自检时，由MCU切换FPGA外部程序存储器控制权，通过MCU直接访问FPGA外部程序存储器进行自检。本发明能通过定期自检提前发现SEU问题，并及时进行自动修复，提高了FPGA外部存储器利用率和FPGA程序定期自检的效率和可靠性。