发明公开
- 专利标题: 在具有高低拓朴区域的集成电路上形成布线层的方法
- 专利标题(英): Method for forming wiring layer on integrated circuit with high-low topotactic area
-
申请号: CN99120355.0申请日: 1999-09-22
-
公开(公告)号: CN1248791A公开(公告)日: 2000-03-29
- 发明人: 权喆纯 , 张主源 , 崔庸培
- 申请人: 三星电子株式会社
- 申请人地址: 韩国京畿道
- 专利权人: 三星电子株式会社
- 当前专利权人: 三星电子株式会社
- 当前专利权人地址: 韩国京畿道
- 代理机构: 柳沈知识产权律师事务所
- 代理商 陶凤波
- 优先权: 39246/1998 1998.09.22 KR
- 主分类号: H01L21/768
- IPC分类号: H01L21/768 ; H01L21/28
摘要:
一种在具有高、低拓朴区域的集成电路上形成布线层的方法,该方法包括以下步骤:在该低拓朴区域,而非该高拓朴区域上,形成一下布线层;接着在至少该低拓朴区域形成一绝缘层;然后在该低拓朴区域和该高拓朴区域上形成一上布线层。本发明还涉及一种集成电路形成的方法及一种集成电路。
公开/授权文献
- CN1229861C 在高低拓朴区域上形成布线层的方法和集成电路 公开/授权日:2005-11-30