发明公开

非易失性半导体存储装置
摘要:
非易失性半导体存储装置包括:将具有由字节门和控制门控制的第1、第2MONOS存储单元的存储单元在第1以及第2方向上多行多列配置构成的存储单元阵列区域。存储单元阵列区域具有在第2方向分割的多个区段。多个控制门驱动器的每一个可以独立于其他区段设定所对应的一个区段内的第1、第2控制门的电位。多个主比特线的每一个与多个子比特线的每一个的共同连接部位上设置分别选择连接/非连接的多个选择开关元件。
公开/授权文献
0/0