一种码分多址系统中信道估计装置
摘要:
本发明公开一种码分多址系统中信道估计装置,包括信道估计单元、信道补偿单元、多径合并单元,还包括存储器组、写存储器控制单元、读存储器控制单元和信道估计控制信号产生器:写存储器控制单元产生写时钟、写地址和写使能,将数据写入到存储器组中;存储器组包括若干存储器,存储从所述协存储器控制单元送出的数据;读存储器控制单元对存储器组中的存储器进行控制,将数据送给信道估计单元和所述信道补偿单元;信道估计控制信号产生器接收来自系统的参数,并将参数分配给其他单元使用;采用本发明所述装置,能更有效利用硬件资源,降低开发成本。而且不因多径数目或物理信道数目的增加而增加硬件资源,便于硬件开发中资源的充分利用。
公开/授权文献
0/0