• 专利标题: 标准单元总体布线过程中用的减少串扰的方法
  • 专利标题(英): Method for reducing serial interfere on wire distribution procedure of standard apartment
  • 申请号: CN03124095.X
    申请日: 2003-05-01
  • 公开(公告)号: CN1472680A
    公开(公告)日: 2004-02-04
  • 发明人: 洪先龙经彤许静宇张凌胡昱
  • 申请人: 清华大学
  • 申请人地址: 北京市北京100084-82信箱
  • 专利权人: 清华大学
  • 当前专利权人: 清华大学
  • 当前专利权人地址: 北京市北京100084-82信箱
  • 主分类号: G06F17/50
  • IPC分类号: G06F17/50
标准单元总体布线过程中用的减少串扰的方法
摘要:
标准单元总体布线过程中用的减少串扰的方法属于集成电路计算机辅助设计领域,其特征在于:它是在标准单元总体布线中优化时延后进行的,它先在统计电路串扰基础上进行信号线网间的串扰减少控制,然后再根据用户给出的时延约束指标来进行优化延时判别,若不满足,则继续迭代时延优化和串扰减少控制程序,一直到得出一组满足优化目标的所有线网在总体布线图中的布线树为止。它是在优化电路时延程序之后再通过控制相邻线网的平行走线长度和布线间隔来减少信号线网间的串扰的;判断参数则是线网串扰溢出量的变化值。与在后续阶段来减少串扰相比,它有更大的空间;它在减少串扰特别是关键路径串扰的同时,也兼顾了时延性能。
公开/授权文献
0/0