• Patent Title: 尤其是容许故障系统的处理器的用于事件同步的方法
  • Patent Title (English): Method for event synchronisation, especially for processors of fault-tolerant systems
  • Application No.: CN03805711.5
    Application Date: 2003-08-07
  • Publication No.: CN1639691A
    Publication Date: 2005-07-13
  • Inventor: A·韦伯D·施纳贝尔P·佩莱斯卡
  • Applicant: 西门子公司
  • Applicant Address: 德国慕尼黑
  • Assignee: 西门子公司
  • Current Assignee: 西门子公司
  • Current Assignee Address: 德国慕尼黑
  • Agency: 中国专利代理(香港)有限公司
  • Agent 吴立明; 张志醒
  • Priority: 02020602.5 2002.09.12 EP; 02027848.7 2002.12.12 EP
  • International Application: PCT/EP2003/008794 2003.08.07
  • International Announcement: WO2004/034261 DE 2004.04.22
  • Date entered country: 2004-09-10
  • Main IPC: G06F11/16
  • IPC: G06F11/16
尤其是容许故障系统的处理器的用于事件同步的方法
Abstract:
对于冗余的系统一再规定了等同构造的处理器插件板,这些处理器插件板以锁步运行来工作。实现锁步系统的基本前提是所有包含在插件板中的部件的,即CPU、芯片组、主存储器等等的确定性特性。确定性的特性在此意味着,如果部件在等同的时刻获得等同的激励,这些部件则在无故障的情况下在等同的时刻提供等同的结果。确定性的特性此外还以采用时钟同步的接口为前提。在系统中异步的接口在许多情况下促成某种时间的不清晰度,由此不能维持系统的时钟同步的总特性。为了仍然能够执行锁步运行,本发明规定了一种用于同步外部事件的方法,这些外部事件输送给一个处理器(CPU)和影响该处理器(CPU),据此将这些外部事件暂存,并在指令执行中的等同的位置上给该处理器演示,其中,避免了由现代处理器并行执行指令的能力所产生的问题,其方式是在达到指令执行中的所希望的位置之前禁止处理器的并行执行,并随后以单步模式准确地达到该位置。
Patent Agency Ranking
0/0