• 专利标题: 时钟锁定和频率偏差的检测装置
  • 专利标题(英): Clock-locked frequency deviation detecting device
  • 申请号: CN200410000828.3
    申请日: 2004-01-01
  • 公开(公告)号: CN1642010B
    公开(公告)日: 2010-04-28
  • 发明人: 乔永强
  • 申请人: 华为技术有限公司
  • 申请人地址: 广东省深圳市龙岗区坂田华为总部办公楼
  • 专利权人: 华为技术有限公司
  • 当前专利权人: 华为技术有限公司
  • 当前专利权人地址: 广东省深圳市龙岗区坂田华为总部办公楼
  • 主分类号: H03L7/00
  • IPC分类号: H03L7/00 H03L7/06
时钟锁定和频率偏差的检测装置
摘要:
本发明涉及电子设备中的时钟锁定装置,公开了一种时钟锁定和频率偏差的检测装置,使得在使用少量逻辑电路资源的前提下,实现失锁和频差检测,同时能够提高检测精度、减小设计难度、优化电路可靠性,降低成本,提高性能。这种时钟锁定和频率偏差的检测装置包含,位数相同的第一计数器和第二计数器,用于分别对两路待检测的时钟信号进行循环计数;一个比较器,用于对第一计数器和第二计数器的计数值进行异步比较,根据设定的门限值,输出比较判决结果;一个锁存器,用于根据比较器输出的比较判决结果触发锁存,输出检测结果;一个低频时钟信号,用于确定检测范围,周期性地将第一计数器、第二计数器和锁存器置位为初始值。
公开/授权文献
0/0