发明授权

高速时钟和数据恢复系统
摘要:
本发明涉及一种用来检测和解决亚稳定状态的时钟和数据恢复系统。该时钟和数据恢复系统包括带有逻辑电路的相位检测器,所述逻辑电路用于检测亚稳定状态并产生输出信号以减轻这种状态。该系统还可包括时变增益调节部分。该部分包括增益控制逻辑电路,该增益控制逻辑电路用于在接收输入数据流的过程中确定并调节系统增益。该系统还包括线性增强的相位插值器。该相位插值器包括多个第一分支电路,该第一分支电路包含有连接在第一输出和第一电源电压之间的差分晶体管对、开关以及电流源;多个第二分支电路,该第二分支电路包含有连接在第二输出和第一电源电压之间的差分晶体管对、开关以及电流源。该相位插值器还可包括积分器部分。
公开/授权文献
0/0