具有一致编程速度的非易失性存储设备
摘要:
本发明提供一种具有一单元串结构的闪存设备。根据本发明,将连接至一第一字线的第一组存储器单元及连接至一最后字线的第二组存储器单元的大小形成为大于分别连接至除该第一及该最后字线之外的剩余字线的第三组存储器单元的大小。因此,可改善该第一及该第二组存储器单元的编程速度。
公开/授权文献
0/0