发明公开
CN1940892A 逐出高速缓存的行的电路布置、数据处理系统和方法
失效 - 放弃专利权
- 专利标题: 逐出高速缓存的行的电路布置、数据处理系统和方法
- 专利标题(英): Circuit arrangement, data processing system and method of cache eviction
-
申请号: CN200610095979.0申请日: 2006-06-29
-
公开(公告)号: CN1940892A公开(公告)日: 2007-04-04
- 发明人: 布赖恩·T·范德普尔 , 杜安·阿林恩·埃夫里尔
- 申请人: 国际商业机器公司
- 申请人地址: 美国纽约阿芒克
- 专利权人: 国际商业机器公司
- 当前专利权人: 国际商业机器公司
- 当前专利权人地址: 美国纽约阿芒克
- 代理机构: 北京市金杜律师事务所
- 代理商 王茂华
- 优先权: 11/239,616 2005.09.29 US
- 主分类号: G06F12/08
- IPC分类号: G06F12/08
摘要:
一种用于包含式高速缓存的高速缓存逐出算法,它可以至少部分地基于在较高级高速缓存中的高速缓存行的状态,来确定从包含式高速缓存中逐出多个高速缓存行当中的哪一行。具体地,高速缓存逐出算法从对于较低级高速缓存的包含式高速缓存目录中确定高速缓存行是否高速缓存在较低级高速缓存中但没有高速缓存在多个较高级高速缓存的任何一个中,对于较高级高速缓存,高速缓存目录信息附加地存储在高速缓存目录中。然后,基于对高速缓存行高速缓存在较低级高速缓存中但没有高速缓存在多个较高级高速缓存的任何一个中的确定,高速缓存逐出算法可以选择该高速缓存行,用于从该高速缓存中逐出。