利索-全球专利检索

  1. 登录
  2. 注册
发明公开
EP0268929A3 Analog/Digital-Wandlerschaltung mit Widerstands-Paar 失效
模拟数字转换电路与电阻对

  • 专利标题： Analog/Digital-Wandlerschaltung mit Widerstands-Paar
  • 专利标题（英）： Analog-digital conversion circuit with pairs of resistors
  • 专利标题（中）： 模拟数字转换电路与电阻对
  • 申请号： EP87116596.5
    申请日： 1987-11-10
  • 公开(公告)号： EP0268929A3
    公开(公告)日： 1990-08-08
  • 发明人: Werba, Hans
  • 申请人： Werba, Hans
  • 申请人地址： Theresienstrasse 11 D-8390 Passau DE
  • 专利权人： Werba, Hans
  • 当前专利权人： Werba, Hans
  • 当前专利权人地址： Theresienstrasse 11 D-8390 Passau DE
  • 代理机构： Klunker . Schmitt-Nilson . Hirsch
  • 优先权： DE3638556 19861112
  • 主分类号： H03M1/36
  • IPC分类号： H03M1/36
Analog/Digital-Wandlerschaltung mit Widerstands-Paar
摘要：
Bei einer Analog/Digital-Wandlerschaltung bilden die Knoten an mehreren Widerständen einer Spannungsteilerkette Bezugs­spannungsknoten. Die Bezugsspannungen werden mit der von einer Analogsignalquelle abgegebenen Analogspannung ver­glichen. Anstelle der früher üblichen, aus Operationsver­stärkern gebildeten Vergleicher wird zwischen jeweils einem eine bestimmte Bezugsspannung abgebenden Schaltungsknoten und der Analogsignalquelle ein Widerstands-Paar mit zwei identischen Widerständen vorgesehen, um an dem Verbindungs­knoten der beiden Widerstände ein "0"-Signal abgreifen zu können. Die Spannungsteilerkette liegt zwischen einer negativen Spannung von beispielsweise -4 V und Masse (0 V), während das Analogsignal einen Wert zwischen 0 V und 4 V annehmen kann. An derjenigen Stelle, an der das positive Analogsignal im wesentlichen die gleiche Amplitude hat wie die negative Bezugsspannung, beträgt die Spannung, zwischen den Widerständen des Widerstands-Paares etwa 0 V. Bei einem getakteten Wandler ist jedem Verbindungsknoten zwischen den Widerständen eine Filter/Verstärker-Schaltung nachgeordnet, die aufgrund ihrer Tiefpass-Kennlinie eine Abflachung des jeweiligen Signalausschnitts bewirkt.
摘要（中）：

在模拟/数字转换器电路中，分压器链的几个电阻器处的节点形成参考电压节点。 将参考电压与由模拟信号源输出的模拟电压进行比较。 代替先前使用并由运算放大器形成的比较器，在每种情况下都提供一对具有两个相同电阻器的电阻器，一个电路节点输出特定参考电压和模拟信号源，以便能够拾取“0” “信号在两个电阻的结点。 分压器链连接在例如-4V的负电压和地（0V）之间，而模拟信号可以呈现在0V和4V之间的值。在正模拟信号基本上 具有与负参考电压相同的幅度，电阻器对的电阻之间的电压约为0V。在时钟转换器的情况下，电阻器之间的每个结点之后都是滤波器/放大器电路，其使扁平化 相应的信号部分由于其低通特性。

摘要（英）：

In an analog / digital converter circuit, the nodes form at several resistors of a voltage divider chain reference voltage node. The reference voltages are ver compared with the output from an analog signal source analog voltage. Instead of the previously customary, formed from Operationsver amplifiers comparator, a resistor pair is provided with two identical resistors between each a certain reference voltage emitting circuit node and the analog signal source to at the connection node of the two resistors, a "0" signal tap can. The voltage divider chain is between a negative voltage of, for example, -4 V and ground (0 V), while the analog signal can assume a value between 0 V and 4 V. At the point at which the positive analog signal has substantially the same amplitude as the negative reference voltage, the voltage between the resistors of the resistor pair about 0 V. At a clocked converter each connection node between the resistors is a filter / amplifier circuit downstream, which causes a flattening of the respective signal section due to its low-pass characteristic.

公开/授权文献
信息查询
Global Dossier Espacenet
0/0