Invention Publication
EP0318363A1 Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant
失效
一种用于测试的电可编程存储器单元和相应的集成电路工艺。
- Patent Title: Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant
- Patent Title (English): Method for testing cells of electrically programmable memories and a corresponding integrated circuit
- Patent Title (中): 一种用于测试的电可编程存储器单元和相应的集成电路工艺。
-
Application No.: EP88402905.9Application Date: 1988-11-18
-
Publication No.: EP0318363A1Publication Date: 1989-05-31
- Inventor: Devin, Jean
- Applicant: SGS-THOMSON MICROELECTRONICS S.A.
- Applicant Address: 7, Avenue Galliéni F-94250 Gentilly FR
- Assignee: SGS-THOMSON MICROELECTRONICS S.A.
- Current Assignee: SGS-THOMSON MICROELECTRONICS S.A.
- Current Assignee Address: 7, Avenue Galliéni F-94250 Gentilly FR
- Agency: Ballot, Paul Denis Jacques
- Priority: FR8716236 19871124
- Main IPC: G11C29/00
- IPC: G11C29/00
Abstract:
L'invention concerne le test des mémoires électriquement programmables.
Pour pouvoir mesurer le courant des cellules programmées et des cellules vierges (et pas seulement vérifier l'état programme ou non programmé), ceci même après encapsulation de la mémoire dans un boîtier, on propose ici de connecter, en mode de test, la ligne de bit (LB1, LB2) d'une cellule (CM1, CM2) à tester, à la borne de programmation (PP) sur laquelle est appliquée, en mode de programmation, la tension élevée de programmation Vpp. Sur cette borne PP on applique, en mode de test, une faible tension Vte et on mesure le courant circulant entre cette borne et la source de tension ; ce courant est le courant de la cellule testée.
Pour pouvoir mesurer le courant des cellules programmées et des cellules vierges (et pas seulement vérifier l'état programme ou non programmé), ceci même après encapsulation de la mémoire dans un boîtier, on propose ici de connecter, en mode de test, la ligne de bit (LB1, LB2) d'une cellule (CM1, CM2) à tester, à la borne de programmation (PP) sur laquelle est appliquée, en mode de programmation, la tension élevée de programmation Vpp. Sur cette borne PP on applique, en mode de test, une faible tension Vte et on mesure le courant circulant entre cette borne et la source de tension ; ce courant est le courant de la cellule testée.
Public/Granted literature
- EP0318363B1 Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant Public/Granted day:1992-07-08
Information query