Datensignale, die aus einer Nachrichtenquelle stammen, über verschiedene Übertragungswege übertragen werden und auf diesen Wegen mit unterschiedlichen Störsignalen beaufschlagt werden müssen im Empfänger synchronisiert und nachgeregelt werden. Die empfangenen Datensignale werden empfangsseitig mit ihrem jeweiligen Takt jeweils in einen elastischen Speicher eingelesen. Der gemeinsame Ausgabetakt der elastischen Speicher wird über eine phasenstarre Regelschleife (PLL) so eingestellt, daß Ein- und Ausleseadresse des Speichers im Betriebskanal um 180 gegeneinander verschoben sind. Eine Synchronisationsschaltung stellt in den Ersatzkanälen die relative Position von Schreib- und Lesezeiger zueinander solange nach, bis die Ausgangssignale in den Ersatzkanälen und im Betriebskanal keinen Laufzeitunterschied mehr aufweisen. Das Fehlersingal der Regelschleife wird aus der modulo-2 Summe der Datensignale am Ausgang der elastischen Speicher gebildet. Die Synchronisationsschaltung summiert das Fehlersignal über eine Schätzdauer von N Takten auf und vergleicht es mit einem Schwellwert. Wird dieser überschritten, wird der asynchrone Zustand angenommen und die Verzögerung des Signals im Ersatzkanal um eine Taktperiode verändert. Wird der Schwellwert unterschritten, synchroner Zustand, bleibt die Verzögerung unverändert.