发明授权
- 专利标题： Binary zero determination signal generating circuit
- 专利标题（中）： 电路，用于在检测到的二进制数据的零值的产生一个信号
-
申请号： EP00302108.6申请日： 2000-03-15
-
公开(公告)号： EP1041720B1公开(公告)日： 2004-09-15
- 发明人: Tatsuoka, Masato, c/o Fujitsu Limited
- 申请人： FUJITSU LIMITED
- 申请人地址： 1-1, Kamikodanaka 4-chome, Nakahara-ku Kawasaki-shi, Kanagawa 211-8588 JP
- 专利权人： FUJITSU LIMITED
- 当前专利权人： FUJITSU LIMITED
- 当前专利权人地址： 1-1, Kamikodanaka 4-chome, Nakahara-ku Kawasaki-shi, Kanagawa 211-8588 JP
- 代理机构： Stebbing, Timothy Charles
- 优先权： JP8502699 19990329
- 主分类号： H03K19/21
- IPC分类号： H03K19/21 ; G06F7/00
公开/授权文献
- EP1041720A1 Binary zero determination signal generating circuit 公开/授权日：2000-10-04
信息查询
IPC分类:
