发明授权
EP1360711B1 HALBLEITERANORDNUNG UND VERFAHREN ZUR ÄTZUNG EINER SCHICHT DER HALBLEITERANORDNUNG MITTELS EINER SILIZIUMHALTIGEN ÄTZMASKE 有权
SEMICONDUCTOR DEVICE AND METHOD FOR ETCHING半导体器件的层中使用含有硅的蚀刻掩模

  • 专利标题: HALBLEITERANORDNUNG UND VERFAHREN ZUR ÄTZUNG EINER SCHICHT DER HALBLEITERANORDNUNG MITTELS EINER SILIZIUMHALTIGEN ÄTZMASKE
  • 专利标题(英): Semiconductor arrangement and method for etching a layer of said semiconductor arrangement using an etching mask containing silicon
  • 专利标题(中): SEMICONDUCTOR DEVICE AND METHOD FOR ETCHING半导体器件的层中使用含有硅的蚀刻掩模
  • 申请号: EP02700152.8
    申请日: 2002-01-17
  • 公开(公告)号: EP1360711B1
    公开(公告)日: 2007-03-14
  • 发明人: GOLDBACH, Matthias
  • 申请人: Infineon Technologies AG
  • 申请人地址: St.-Martin-Strasse 53 81669 München DE
  • 专利权人: Infineon Technologies AG
  • 当前专利权人: Infineon Technologies AG
  • 当前专利权人地址: St.-Martin-Strasse 53 81669 München DE
  • 代理机构: Epping - Hermann - Fischer
  • 优先权: DE10103524 20010126
  • 国际公布: WO2002059951 20020801
  • 主分类号: H01L21/033
  • IPC分类号: H01L21/033
HALBLEITERANORDNUNG UND VERFAHREN ZUR ÄTZUNG EINER SCHICHT DER HALBLEITERANORDNUNG MITTELS EINER SILIZIUMHALTIGEN ÄTZMASKE
摘要:
The aim of the invention is to increase the etching resistance and to reduce the etching rate of a mask layer (3) containing silicon by mixing an additional substance (8) with the mask layer (3) or with an etching gas. Said additional substance (8) is present, or is built up, in the mask layer (3). Said mask layer (3) is removed at a reduced etching rate during a successive etching process for structuring by means of the mask layer (3).
信息查询
0/0