发明授权
- 专利标题： Memory circuit having parity cell array
- 专利标题（中）： 具有奇偶校验单元阵列存储器电路
-
申请号： EP06021810.4申请日： 2002-10-22
-
公开(公告)号： EP1746606B1公开(公告)日： 2010-03-31
- 发明人: Fujioka, Shinya , Fujieda, Waichiro , Hara, Kota , Koga, Toru , Mori, Katsuhiro
- 申请人： Fujitsu Microelectronics Limited
- 申请人地址： 7-1, Nishi-Shinjuku 2-chome Shinjuku-ku Tokyo 163-0722 JP
- 专利权人： Fujitsu Microelectronics Limited
- 当前专利权人： Fujitsu Microelectronics Limited
- 当前专利权人地址： 7-1, Nishi-Shinjuku 2-chome Shinjuku-ku Tokyo 163-0722 JP
- 代理机构： Sunderland, James Harry
- 优先权： JP2001358102 20011122; JP2001374136 20011207
- 主分类号： G11C29/00
- IPC分类号： G11C29/00
公开/授权文献
- EP1746606A3 Memory circuit having parity cell array 公开/授权日：2007-03-07
信息查询
