- 专利标题： NANOSCALE-ALIGNED THREE-DIMENSIONAL STACKED INTEGRATED CIRCUIT
-
申请号： EP18890194.6申请日： 2018-12-21
-
公开(公告)号： EP3729499A1公开(公告)日： 2020-10-28
- 发明人: SREENIVASAN, Sidlgata, V. , AJAY, Paras , SAYAL, Aseem , ABED, Ovadia , MCDERMOTT, Mark , KULKARNI, Jaydeep , SINGHAL, Shrawan
- 申请人： Board of Regents, The University of Texas System
- 申请人地址： 210 West 7th Street Austin, TX 78701 US
- 专利权人： Board of Regents, The University of Texas System
- 当前专利权人： Board of Regents, The University of Texas System
- 当前专利权人地址： 210 West 7th Street Austin, TX 78701 US
- 代理机构： Viering, Jentschura & Partner mbB Patent- und Rechtsanwälte
- 优先权： US201762609891P 20171222
- 国际公布： WO2019126769 20190627
- 主分类号： H01L23/525
- IPC分类号： H01L23/525 ; H01L23/538
信息查询
IPC分类:
