- 专利标题： TECHNIQUES IN PHASE-LOCK LOOP CONFIGURATION IN A COMPUTING DEVICE
-
申请号： EP20846229.1申请日： 2020-03-18
-
公开(公告)号： EP4005094A1公开(公告)日： 2022-06-01
- 发明人: GUR, Ariel , RAGLAND, Daniel J. , BEN-RAPHAEL, Yoav , KNOLL, Ernest
- 申请人： INTEL Corporation
- 申请人地址： US Santa Clara, CA 95054 2200 Mission College Blvd.
- 代理机构： HGF
- 优先权： US201916528435 20190731
- 国际公布： WO2021021250 20210204
- 主分类号： H03L7/099
- IPC分类号： H03L7/099 ; H03L7/083 ; G06F1/10
信息查询
