- 专利标题： MITIGATION OF TIME-DOMAIN OVERLAPS INVOLVING TRANSPORT BLOCK OVER MULTIPLE SLOTS TRANSMISSIONS
-
申请号： EP21920077.1申请日： 2021-12-28
-
公开(公告)号： EP4278530A1公开(公告)日： 2023-11-22
- 发明人: XIONG, Gang , CHATTERJEE, Debdeep , LI, Yingyang , SOSNIN, Sergey
- 申请人： INTEL Corporation
- 申请人地址： US Santa Clara, CA 95054 2200 Mission College Blvd.
- 代理机构： HGF
- 优先权： US202163185133 P 20210506
- 国际公布： WO2022154962 20220721
- 主分类号： H04L5/00
- IPC分类号： H04L5/00 ; H04W72/04 ; H04W72/12
信息查询
