Invention Patent
- Patent Title: 半導体装置の製造方法
- Patent Title (English): Semiconductor device manufacturing method
- Patent Title (中): 半导体器件制造方法
-
Application No.: JP2014056884Application Date: 2014-03-19
-
Publication No.: JP2015046569APublication Date: 2015-03-12
- Inventor: TAKAHASHI TETSUJI , ISHIKAWA TORU , TAKAKURA KAZUYA
- Applicant: マイクロン テクノロジー, インク. , Micron Technology Inc , マイクロン テクノロジー, インク.
- Assignee: マイクロン テクノロジー, インク.,Micron Technology Inc,マイクロン テクノロジー, インク.
- Current Assignee: マイクロン テクノロジー， インク．,Micron Technology Inc,マイクロン テクノロジー， インク．
- Priority: JP2013159057 2013-07-31; JP2014056884 2014-03-19
- Main IPC: H01L21/66
- IPC: H01L21/66 ; H01L25/065 ; H01L25/07 ; H01L25/18
Abstract:
【課題】複数の半導体チップが積層されてなるチップ積層体のテストを効率よく行う。【解決手段】ウェハW1に各々が複数のテストパッドTP1を含む複数の第1メモリチップM1を形成する工程と、ウェハW2に複数の第2メモリチップM2を形成する工程と、ウェハW2の複数の第2メモリチップM2上に、それぞれ第1メモリチップM1を積層する工程と、第1メモリチップM1のテストパッドTP1にプロービングして、第1及び第2メモリチップM1,M2をテストする工程とを含む。本発明によれば、ウェハテスターを用いてチップ積層体SCのテストを行うことができるため、チップ積層体SCをテストするための専用のテスターを用いる必要が無くなる。【選択図】図20
Information query
IPC分类:
