Invention Patent
- Patent Title: 積層型半導体装置およびその製造方法
- Patent Title (English): Stacked semiconductor device and a method for manufacturing the same
- Patent Title (中): 堆叠的半导体器件及其制造方法
-
Application No.: JP2014506159Application Date: 2013-03-12
-
Publication No.: JPWO2013141091A1Publication Date: 2015-08-03
- Inventor: 良章 竹本 , 良章 竹本 , 直裕 高澤 , 直裕 高澤 , 菊地 広 , 広 菊地
- Applicant: オリンパス株式会社
- Applicant Address: 東京都渋谷区幡ヶ谷2丁目43番2号
- Assignee: オリンパス株式会社
- Current Assignee: オリンパス株式会社
- Current Assignee Address: 東京都渋谷区幡ヶ谷2丁目43番2号
- Agent 棚井 澄雄; 志賀 正武; 鈴木 三義; 高柴 忠夫; 鈴木 史朗; 橋本 宏之
- Priority: JP2012067963 2012-03-23
- Main IPC: H01L25/065
- IPC: H01L25/065 ; H01L23/02 ; H01L25/07 ; H01L25/18
Abstract:
積層型半導体装置2は、一方の面10aに第一の電極11、および第一の電極を囲うように立設した第一の壁部17が設けられた第一の基板10と、第一の面20aに第二の電極21、および第二の電極を囲うように立設した第二の壁部27が設けられた第二の基板20とを備え、第一の基板と第二の基板とは、一方の面と第一の面とを対向させ、第一の電極と第二の電極とを接続させるとともに、第一の壁部のうち第一の壁部が立設する先端部と第二の壁部のうち第二の壁部が立設する先端部とを第一の壁部の全周にわたり接続した状態に配置され、第一の基板と第二の基板との間であって第一の壁部および第二の壁部の外側には、第一の壁部の全周にわたり封止部材30が充填されている。
Public/Granted literature
- JP5984912B2 積層型半導体の製造方法 Public/Granted day:2016-09-06
Information query
IPC分类: