发明公开
- 专利标题： 고유전층 및 금속게이트를 갖는 반도체장치, ＣＭＯＳ 회로 및 그 제조 방법
- 专利标题（英）： Complementary metal oxide semiconductor integrated circuit with metal gate and high-k dielectric
- 专利标题（中）： 具有金属栅和高K电介质的补充金属氧化物半导体集成电路
-
申请号： KR1020110111825申请日： 2011-10-31
-
公开(公告)号： KR1020130047048A公开(公告)日： 2013-05-08
- 发明人: 지연혁 , 김범용 , 이승미
- 申请人： 에스케이하이닉스 주식회사
- 申请人地址： 경기도 이천시 부발읍 경충대로 ****
- 专利权人： 에스케이하이닉스 주식회사
- 当前专利权人： 에스케이하이닉스 주식회사
- 当前专利权人地址： 경기도 이천시 부발읍 경충대로 ****
- 代理商 특허법인신성
- 主分类号： H01L29/78
- IPC分类号： H01L29/78 ; H01L27/092
摘要：
PURPOSE: A semiconductor device including a high dielectric layer and a metal gate, a CMOS circuit, and a manufacturing method thereof are provided to reduce a threshold voltage of an NMOS by including arsenic on an interface between a metal layer and a capping layer. CONSTITUTION: A gate dielectric layer(109B) is formed on a substrate. A metal layer(112) is formed on the gate dielectric layer. A capping layer is formed on the metal layer. A plurality of dipole forming species are distributed on the interface between the metal layer and the capping layer and include arsenic.
公开/授权文献
- KR101889469B1 고유전층 및 금속게이트를 갖는 반도체장치, ＣＭＯＳ 회로 및 그 제조 방법 公开/授权日：2018-08-21
信息查询
IPC分类:
