利索-全球专利检索

  1. Login
  2. Sign Up
Invention Patent
TW200950056A 用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法 METHOD OF CREATING ALIGNMENT/CENTERING GUIDES FOR SMALL DIAMETER, HIGH DENSITY THROUGH-WAFER VIA DIE STACKING 审中-公开
用于小直径、高密度晶圆贯通孔的芯片堆栈时创建对准／对心导引的方法 METHOD OF CREATING ALIGNMENT/CENTERING GUIDES FOR SMALL DIAMETER, HIGH DENSITY THROUGH-WAFER VIA DIE STACKING

  • Patent Title: 用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法 METHOD OF CREATING ALIGNMENT/CENTERING GUIDES FOR SMALL DIAMETER, HIGH DENSITY THROUGH-WAFER VIA DIE STACKING
  • Patent Title (English): Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
  • Patent Title (中): 用于小直径、高密度晶圆贯通孔的芯片堆栈时创建对准／对心导引的方法 METHOD OF CREATING ALIGNMENT/CENTERING GUIDES FOR SMALL DIAMETER, HIGH DENSITY THROUGH-WAFER VIA DIE STACKING
  • Application No.: TW098109935
    Application Date: 2009-03-26
  • Publication No.: TW200950056A
    Publication Date: 2009-12-01
  • Inventor: 普拉提 大衛
  • Applicant: 美光科技公司
  • Applicant Address: MICRON TECHNOLOGY, INC. 美國 US
  • Assignee: 美光科技公司
  • Current Assignee: 美光科技公司
  • Current Assignee Address: MICRON TECHNOLOGY, INC. 美國 US
  • Agent 陳長文
  • Priority: 美國 12/101,776 20080411
  • Main IPC: H01L
  • IPC: H01L
用於小直徑、高密度晶圓貫通孔的晶片堆疊時建立對準／對心導引的方法 METHOD OF CREATING ALIGNMENT/CENTERING GUIDES FOR SMALL DIAMETER, HIGH DENSITY THROUGH-WAFER VIA DIE STACKING
Abstract:
本發明提供一種形成一晶片堆疊(212、320、500)之方法(600、700、800)。該方法包括在一第一晶片(100、112、200、214、302、312、400、402、502、504)中形成複數個晶圓貫通孔(102、202、304、404、511)及一第一複數個對準特徵(104、116、208、216、300、316、410、416、510、512)。一第二複數個對準特徵(104、116、208、216、300、316、410、416、510、512)形成於一第二晶片(100、112、200、214、302、312、400、402、502、504)中，且該第一晶片(100、112、200、214、302、312、400、402、502、504)堆疊於該第二晶片(100、112、200、214、302、312、400、402、502、504)上使得該第一複數個對準特徵(104、116、208、216、300、316、410、416、510、512)嚙合該第二複數個對準特徵(104、116、208、216、300、316、410、416、510、512)。亦提供一種製造一晶片堆疊(212、320、500)之方法，其包括在一第一晶片(100、112、200、214、302、312、400、402、502、504)上形成複數個晶圓貫通孔(102、202、304、404、511)，在一第一晶片(100、112、200、214、302、312、400、402、502、504)上形成複數個凹座，及在一第二晶片(100、112、200、214、302、312、400、402、502、504)上形成複數個突起。亦提供一種晶片堆疊(212、320、500)及一種系統。
Abstract(Chinese):

本发明提供一种形成一芯片堆栈(212、320、500)之方法(600、700、800)。该方法包括在一第一芯片(100、112、200、214、302、312、400、402、502、504)中形成复数个晶圆贯通孔(102、202、304、404、511)及一第一复数个对准特征(104、116、208、216、300、316、410、416、510、512)。一第二复数个对准特征(104、116、208、216、300、316、410、416、510、512)形成于一第二芯片(100、112、200、214、302、312、400、402、502、504)中，且该第一芯片(100、112、200、214、302、312、400、402、502、504)堆栈于该第二芯片(100、112、200、214、302、312、400、402、502、504)上使得该第一复数个对准特征(104、116、208、216、300、316、410、416、510、512)啮合该第二复数个对准特征(104、116、208、216、300、316、410、416、510、512)。亦提供一种制造一芯片堆栈(212、320、500)之方法，其包括在一第一芯片(100、112、200、214、302、312、400、402、502、504)上形成复数个晶圆贯通孔(102、202、304、404、511)，在一第一芯片(100、112、200、214、302、312、400、402、502、504)上形成复数个凹座，及在一第二芯片(100、112、200、214、302、312、400、402、502、504)上形成复数个突起。亦提供一种芯片堆栈(212、320、500)及一种系统。

Abstract(English):

A method (600, 700, 800) is provided for forming a die stack (212, 320, 500). The method includes forming a plurality of through-wafer vias (102, 202, 304, 404, 511) and a first plurality of alignment features (104, 116, 208, 216, 300, 316, 410, 416, 510, 512) in a first die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504). A second plurality of alignment features (104, 116, 208, 216, 300, 316, 410, 416, 510, 512) is formed in a second die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504), and the first die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504) is stacked on the second die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504) such that the first plurality of alignment features (104, 116, 208, 216, 300, 316, 410, 416, 510, 512) engage the second plurality of alignment features (104, 116, 208, 216, 300, 316, 410, 416, 510, 512). A method of manufacturing a die stack (212, 320, 500) is also provided that includes forming a plurality of through-wafer vias (102, 202, 304, 404, 511) on a first die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504), and forming a plurality of recesses on a first die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504), and forming a plurality of protrusions on a second die (100, 112, 200, 214, 302, 312, 400, 402, 502, 504). A die stack (212, 320, 500) and a system are also provided.

Public/Granted literature
Information query
Espacenet
Patent Agency Ranking
0/0