利索-全球专利检索

  1. Login
  2. Sign Up
Invention Patent
TW201230252A 雙閘極４Ｆ２動態隨機存取記憶體ＣＨＣ單元及其製造方法 A DOUBLE GATED 4F2 DRAM CHC CELL AND METHODS OF FABRICATING THE SAME 审中-公开
双闸极４Ｆ２动态随机存取内存ＣＨＣ单元及其制造方法 A DOUBLE GATED 4F2 DRAM CHC CELL AND METHODS OF FABRICATING THE SAME

  • Patent Title: 雙閘極４Ｆ２動態隨機存取記憶體ＣＨＣ單元及其製造方法 A DOUBLE GATED 4F2 DRAM CHC CELL AND METHODS OF FABRICATING THE SAME
  • Patent Title (English): A double gated 4F2 DRAM CHC cell and methods of fabricating the same
  • Patent Title (中): 双闸极４Ｆ２动态随机存取内存ＣＨＣ单元及其制造方法 A DOUBLE GATED 4F2 DRAM CHC CELL AND METHODS OF FABRICATING THE SAME
  • Application No.: TW100141886
    Application Date: 2011-11-16
  • Publication No.: TW201230252A
    Publication Date: 2012-07-16
  • Inventor: 鐘琳 華納 , 克許 霍華德C
  • Applicant: 美光科技公司
  • Applicant Address: MICRON TECHNOLOGY, INC. 美國 US
  • Assignee: 美光科技公司
  • Current Assignee: 美光科技公司
  • Current Assignee Address: MICRON TECHNOLOGY, INC. 美國 US
  • Agent 陳長文
  • Priority: 美國 12/950,797 20101119
  • Main IPC: H01L
  • IPC: H01L
雙閘極４Ｆ２動態隨機存取記憶體ＣＨＣ單元及其製造方法 A DOUBLE GATED 4F2 DRAM CHC CELL AND METHODS OF FABRICATING THE SAME
Abstract:
本發明提供一種半導體裝置,其包含一鰭(12),該鰭(12)具有在一第一溝渠(24)中形成於該鰭(12)之一第一側壁上之一第一閘極(54)及一第二閘極(42),其中該第一閘極(54)係形成於該第二閘極(42)上方。該裝置包含在一第二溝渠(24)中形成於該鰭(12)之一第二側壁上之一第三閘極(54)及一第四閘極(42),其中該第三閘極(54)係形成於該第四閘極(42)上方。本發明亦包含製作及運作該裝置之方法。一種運作方法可包含加偏壓於該第一閘極(54)及該第四閘極(42)以跨越該鰭(12)形成一電流路徑(124)。
Abstract(Chinese):

本发明提供一种半导体设备,其包含一鳍(12),该鳍(12)具有在一第一沟渠(24)中形成于该鳍(12)之一第一侧壁上之一第一闸极(54)及一第二闸极(42),其中该第一闸极(54)系形成于该第二闸极(42)上方。该设备包含在一第二沟渠(24)中形成于该鳍(12)之一第二侧壁上之一第三闸极(54)及一第四闸极(42),其中该第三闸极(54)系形成于该第四闸极(42)上方。本发明亦包含制作及运作该设备之方法。一种运作方法可包含加偏压于该第一闸极(54)及该第四闸极(42)以跨越该鳍(12)形成一电流路径(124)。

Abstract(English):

A semiconductor device is provided that includes a fin (12) having a first gate (54) and a second gate (42) formed on a first sidewall of the fin (12) in a first trench (24), wherein the first gate (54) is formed above the second gate (42). The device includes a third gate (54) and a fourth gate (42) formed on a second sidewall of the fin (12) in a second trench (24), wherein the third gate (54) is formed above the fourth gate (42). Methods of manufacturing and operating the device are also included. A method of operation may include biasing the first gate (54) and the fourth gate (42) to create a current path (124) across the fin (12).

Public/Granted literature
Information query
Espacenet
Patent Agency Ranking
0/0