Invention Patent
- Patent Title: 晶圓級封裝結構的製造方法
- Patent Title (English): Manufacturing method of wafer level package structure
- Patent Title (中): 晶圆级封装结构的制造方法
-
Application No.: TW105104081Application Date: 2016-02-05
-
Publication No.: TW201729308APublication Date: 2017-08-16
- Inventor: 張嘉航 , CHANG, CHIA-HANG
- Applicant: 力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
- Applicant Address: 新竹縣
- Assignee: 力成科技股份有限公司,POWERTECH TECHNOLOGY INC.
- Current Assignee: 力成科技股份有限公司,POWERTECH TECHNOLOGY INC.
- Current Assignee Address: 新竹縣
- Agent 葉璟宗; 詹東穎; 劉亞君
- Main IPC: H01L21/56
- IPC: H01L21/56
Abstract:
一種晶圓級封裝結構的製造方法,包括:配置一晶片至一載板上,其中晶片包括相對的一主動面、一背面及位於主動面的多個晶片接墊,晶片的背面透過一薄膜型黏晶層固定至載板。配置一包封體於載板上以對晶片進行一露晶封膠程序,其中包封體環繞晶片且晶片的這些晶片接墊外露於包封體。形成一重配置線路層於晶片的主動面上,其中重配置線路層電性連接於這些晶片接墊。將載板與薄膜型黏晶層分離於晶片。
Information query
IPC分类: